追求存儲密度以降低存儲成本不斷推動著NAND閃存技術的發(fā)展。NAND閃存技術已經(jīng)從最初的SLC時代，跨越MLC、TLC向QLC時代快速演進，并且從最初的2D平面技術全面切換到3D堆疊技術。而3D NAND閃存技術也從最初的32層堆疊，發(fā)展到了目前最新一代的高達128層堆疊。

隨著NAND存儲密度不斷提高，SSD主控芯片的糾錯碼（ECC）設計面臨著極大挑戰(zhàn)。一方面，伴隨著NAND存儲密度提高，閃存的數(shù)據(jù)可靠性嚴重惡化，SSD主控芯片的ECC技術也完成了從最初的BCH技術向先進的LDPC糾錯技術的全面遷移。特別是進入QLC時代之后，NAND閃存存儲介質(zhì)需要SSD主控芯片進一步提供更高的錯誤比特糾正能力。另一方面，具有高糾錯能力的先進LDPC糾錯技術設計復雜度高，帶來了主控芯片功耗的急劇上升，給SSD系統(tǒng)穩(wěn)定性帶來了極大隱患。而且LDPC復雜的解碼過程，特別是軟解碼，會大量占用閃存數(shù)據(jù)帶寬，從而降低SSD用戶實際使用性能，還會嚴重惡化數(shù)據(jù)讀寫延時，帶來極差的用戶體驗。因此，為了適應NAND閃存技術的發(fā)展，ECC糾錯技術研究一直是SSD主控芯片廠商核心競爭力之一。

圖1：4K LDPC極大延長NAND使用壽命 

聯(lián)蕓的Agile ECC技術是基于先進ECC的NAND閃存信號處理技術，能大大提升閃存數(shù)據(jù)的可靠性并極大延長SSD的壽命。近日，聯(lián)蕓科技在基于2K LDPC糾錯的 Agile ECC 2技術基礎上進行二次技術創(chuàng)新，成功實現(xiàn)了基于4K LDPC糾錯的第三代Agile ECC 3閃存信號處理技術的開發(fā)和驗證。據(jù)聯(lián)蕓科技高管表示，聯(lián)蕓科技即將推出的新一代SSD主控芯片將全面啟用4K LDPC糾錯技術，該技術是國內(nèi)SSD主控芯片廠商的首次突破，這必將引領SSD主控芯片技術創(chuàng)新發(fā)展。相信在不久之后，4K LDPC糾錯技術也必然成為SSD主控芯片必備的關鍵核心技術。

相比2K LDPC糾錯技術，4K LDPC糾錯性能無論是硬解碼還是軟解碼都有大幅提升。在相同原始誤碼率（RBER）情況下，相對于2K LDPC，4K LDPC的糾錯失敗概率（UFER）能降低至少兩個數(shù)量級?；蛘哒f在相同糾錯失敗概率（UFER）要求下，4K LDPC能容忍更高的閃存顆粒原始誤碼率（RBER），從而可以大大延長閃存的使用壽命。

圖2：4K LDPC與2K LDPC解碼能力提升

聯(lián)蕓的Agile ECC3技術引入4K LDPC，無論是硬解碼能力還是軟解碼能力相比2K LDPC都有極大提升。LDPC軟解碼的能力提升保障了最惡化情況下的閃存數(shù)據(jù)可靠性，極大的延長了SSD的使用壽命；而LDPC硬解碼能力提升則可以大大減少進入LDPC軟解碼的概率，從而避免了復雜的LDPC的軟解碼過程，大大提升了用戶實際使用體驗。原則上LDPC碼長從2K到4K會增加電路實現(xiàn)復雜度，帶來芯片功耗的增加和成本上升。但是聯(lián)蕓科技4K LDPC糾錯技術采用獨特的LDPC編解碼器架構(gòu)和先進的動態(tài)功耗管理技術，大大優(yōu)化了系統(tǒng)功耗和成本。聯(lián)蕓基于4K LDPC的第三代Agile ECC技術等一系列技術創(chuàng)新，不但大大提升了主控芯片的閃存糾錯能力，還優(yōu)化芯片功耗，給用戶帶來極佳的性能和超低功耗體驗。